🔢 数字电路期末复习总结
基于课件整理：第1-5章 + 第8-9章
📖 第1章 逻辑代数基础
一、数制与码制
1. 常用数制
| 数制 |
基数 |
数码 |
进位规则 |
| 二进制(B) |
2 |
0,1 |
逢二进一 |
| 八进制(O/Q) |
8 |
0~7 |
逢八进一 |
| 十进制(D) |
10 |
0~9 |
逢十进一 |
| 十六进制(H) |
16 |
0~9, A(10)~F(15) |
逢十六进一 |
2. 数制转换
- 二→十：按权展开相加
- 十→二：整数除2取余倒序，小数乘2取整正序
- 二→八：整数从右开始三位一组，小数从左开始三位一组
- 二→十六：整数从右开始四位一组，小数从左开始四位一组
- 八/十六→二：每位展开为3/4位二进制
3. 常用代码
- 8421BCD码：有权码，位权8-4-2-1，用4位二进制表示1位十进制
- 格雷码(Gray)：无权循环码，相邻码之间只有1位不同
- ASCII码：7位二进制表示128个字符和符号
二、逻辑代数基本运算
| 运算 |
运算符 |
逻辑关系 |
口诀 |
| 与(AND) |
· 或省略 |
全1出1，有0出0 |
一假即假 |
| 或(OR) |
+ |
有1出1，全0出0 |
一真即真 |
| 非(NOT) |
¯ 上划线 |
0变1，1变0 |
取反 |
复合门电路
| 门电路 |
运算 |
特点 |
| 与非门(NAND) |
Y = A·B |
先与后非 |
| 或非门(NOR) |
Y = A+B |
先或后非 |
| 异或门(XOR) |
Y = A ⊕ B = A’B+AB’ |
相异出1 |
| 同或门(XNOR) |
Y = A ⊙ B = AB+A’B’ |
相同出1 |
三、逻辑代数公式和规则
基本公式
| 名称 |
公式1 |
公式2 |
| 0-1律 |
A·0=0 |
A+1=1 |
| 自等律 |
A·1=A |
A+0=A |
| 互补律 |
A·A’=0 |
A+A’=1 |
| 重叠律(同一律) |
A·A=A |
A+A=A |
| 交换律 |
A·B=B·A |
A+B=B+A |
| 结合律 |
(A·B)·C=A·(B·C) |
(A+B)+C=A+(B+C) |
| 分配律 |
A·(B+C)=AB+AC |
A+BC=(A+B)(A+C) |
| 吸收律 |
A+A·B=A |
A·(A+B)=A |
| 摩根定律 |
(A·B)‘=A’+B’ |
(A+B)‘=A’·B’ |
| 还原律(双重否定) |
(A’)’=A |
- |
三个重要规则
- 代入规则：任何变量用另一个逻辑函数代入，等式仍成立
- 反演规则：
·↔︎+，0↔︎1，原变量↔︎反变量（注意运算次序！）
- 对偶规则：
·↔︎+，0↔︎1（变量不变反）
四、逻辑函数描述方法
- 表达式：与或式、标准与或式（最小项之和）、或与式、标准或与式
- 真值表：列出所有变量取值组合及对应函数值
- 卡诺图：变量取值按循环码排列的方格图
- 逻辑图：用门电路符号表示的电路图
标准与或表达式（最小项之和）
- 最小项：n个变量的乘积项，每个变量以原变量或反变量形式出现一次
- 所有最小项之和构成标准与或式
五、逻辑函数化简
代数化简法
- 并项法：
AB+AB'=A
- 吸收法：
A+AB=A
- 消项法：
AB+A'C+BC=AB+A'C
- 消因子法：
A+A'B=A+B
卡诺图化简法
- 2^n个相邻最小项可合并消去n个变量
- 画圈原则：圈大（包含2^n个格）、圈少、不遗漏所有1格
- 约束项/无关项：可当0或1使用，以利于化简
📖 第2章 组合逻辑电路
一、组合逻辑电路特点
- 输出仅取决于当前输入
- 无记忆功能，无反馈回路
- 由门电路构成
二、组合逻辑电路分析
步骤：逻辑图 → 表达式 → 化简 → 真值表 → 功能说明
三、组合逻辑电路设计
步骤：逻辑功能要求 → 真值表 → 表达式 → 化简 →
逻辑图
四、常用中规模集成组合逻辑电路
1. 编码器
- 二进制编码器：2^n条输入线 → n位二进制码
- 优先编码器：允许多个输入同时有效，按优先级编码
- 常用芯片：74LS148（8线-3线优先编码器）
2. 译码器
- n位二进制码 → 2^n个输出（一个有效）
- 常用芯片：74LS138（3线-8线译码器）
- 功能扩展：级联实现更多输入
- 显示译码器：驱动七段数码管（共阴/共阳）
3. 数据选择器
- 从多路输入中选择一路输出（n位地址选择 2^n 路输入）
- 常用芯片：74LS151（8选1）、74LS153（双4选1）
- 可以用来实现任意逻辑函数（通过地址端+数据端）
4. 加法器
| 类型 |
特点 |
| 半加器(HA) |
两个1位二进制相加，不考虑低位进位 |
| 全加器(FA) |
两个1位二进制相加，考虑低位进位 |
| 串行进位加法器 |
低位→高位串行，速度慢 |
| 超前进位加法器 |
并行计算进位，速度快 |
- 基本公式：S = A⊕B⊕Ci，Co = AB + (A⊕B)·Ci = AB + ACi
+ BCi
5. 数值比较器
- 比较两个二进制数的大小（A>B, A=B, A<B）
- 多位比较：先比较高位，高位相同再比较低位
📖 第3章 触发器
一、基本概念
触发器是具有记忆功能的基本逻辑单元，能存储1位二进制信息。特征：
- 有两个稳定状态（0状态和1状态） - 在触发信号作用下可翻转 -
触发信号消失后保持新状态
二、各类触发器
1. 基本RS触发器
| 输入 |
输出 |
| R’=0, S’=1 |
Q=0（复位） |
| R’=1, S’=0 |
Q=1（置位） |
| R’=1, S’=1 |
保持 |
| R’=0, S’=0 |
禁止态（不定）⚠️ |
2. 同步RS触发器
- 加时钟CP控制，仅在CP有效时接收输入
- 仍有RS=11的禁止态
3. 主从触发器
- 主触发器（CP=1时工作）+ 从触发器（CP↓时工作）
- CP=1时主触发器接收，CP↓时从触发器输出
- 克服了空翻现象
4. 边沿触发器（最常用）
- 仅在时钟上升沿或下降沿瞬间接收输入
- 抗干扰能力强，无空翻
三、触发器的逻辑功能分类
| 类型 |
特性方程 |
特点 |
| RS触发器 |
Q* = S+R’Q, S·R=0 |
有禁止态 |
| JK触发器 |
Q* = JQ’+K’Q |
无约束，功能最全 |
| D触发器 |
Q* = D |
最简单，数据锁存 |
| T触发器 |
Q* = T⊕Q = TQ’+T’Q |
T=1时计数，T=0时保持 |
| T’触发器 |
Q* = Q’ |
每来一个CP翻转一次 |
四、触发器转换
- JK→D：令 J=D, K=D’ → D=(D·Q’)+(D’·Q) ✓
- JK→T：令 J=K=T
- D→JK：D=JQ’+K’Q
📖 第4章 时序逻辑电路
一、时序逻辑电路特点
- 输出不仅取决于当前输入，还取决于电路原状态（有记忆）
- 由组合电路和存储电路（触发器）组成
- 用状态方程、驱动方程、输出方程描述
二、时序电路分析方法
步骤： 1. 写各触发器驱动方程（激励函数） 2.
代入特性方程求次态方程 3. 写输出方程 4. 列状态转换表/状态转换图 5.
画时序波形图 6. 判断逻辑功能
三、计数器（重点 ⭐）
按计数进制
- 二进制计数器：按二进制规律计数
- 十进制计数器：按8421BCD码（0000~1001）
- 任意进制计数器：N进制
按计数方向
- 加法计数器：递增计数
- 减法计数器：递减计数
- 可逆计数器：可加可减（如74LS193）
按触发方式
- 同步计数器：所有触发器共用一个CP ✅（速度快）
- 异步计数器：低位触发器的输出作为高位CP（速度慢，结构简单）
用中规模芯片构成N进制计数器
| 方法 |
说明 |
| 置零法(清零) |
计数到N时产生清零信号，快速回到0 |
| 置数法(置位) |
计数到某值时置入指定初值 |
| 级联 |
多片芯片串接扩大计数范围 |
⚠️
注意异步清零和同步清零的区别（异步立即清零，同步等下一个CP）
常用计数器芯片
- 74LS160：同步十进制加法计数器
- 74LS161：同步4位二进制加法计数器
- 74LS192：同步十进制可逆计数器
- 74LS193：同步4位二进制可逆计数器
- 74LS290：异步二-五-十进制计数器
四、寄存器
数码寄存器
移位寄存器
- 在CP作用下数据逐位左移/右移
- 可进行串→并、并→串转换
- 常用芯片：74LS194（双向移位寄存器，4位）
📖 第5章 半导体存储器
一、分类
| 类型 |
特点 |
| ROM（只读存储器） |
非易失性，断电不丢失 |
| RAM（随机存取存储器） |
易失性，断电丢失数据 |
二、ROM的分类
| 类型 |
特点 |
| 掩模ROM(MROM) |
出厂时编程，不可改写 |
| 可编程ROM(PROM) |
用户一次性编程，不可擦除 |
| 可擦除ROM(EPROM) |
紫外线擦除，可重复编程 |
| 电可擦除ROM(EEPROM) |
电擦除，可在线编程 |
| Flash存储器 |
速度快，容量大，电擦除 |
三、RAM的分类
| 类型 |
特点 |
| 静态RAM(SRAM) |
用触发器存储，速度快，集成度低 |
| 动态RAM(DRAM) |
用电容存储，需刷新，集成度高 |
四、存储器容量扩展
- 位扩展：增加字长（多个芯片地址并联）
- 字扩展：增加存储单元数量（片选信号CS控制）
- 字位扩展：同时扩展
五、ROM实现逻辑函数
- ROM的地址译码器产生全部最小项
- ROM的存储阵列即或阵列
- 在ROM中写入真值表数据即可实现任意组合逻辑函数
- ROM = 与阵列(固定) + 或阵列(可编程)
📖 第8章 D/A和A/D转换
一、D/A转换器（数模转换）
1. 权电阻网络DAC
- 各支路电阻与权值成反比：R、R/2、R/4…
- 缺点：电阻值范围大，精度难保证
2. 倒T型电阻网络DAC ✅（最常用）
- R-2R电阻网络，仅需两种电阻值
- 各支路电流按二进制规律分配
- 输出：u₀ = -(Uref × D) / (2ⁿ) × Rf/R
3. DAC主要技术指标
- 分辨率 = Uref / 2ⁿ（最小输出电压变化）
- 转换精度：实际输出与理论值的偏差
- 转换速度：从输入数字量到输出稳定模拟量的时间
二、A/D转换器（模数转换）
转换步骤：采样→保持→量化→编码
采样定理
- f_s ≥ 2·f_i(max)（奈奎斯特定理）
- 采样频率至少为信号最高频率的2倍
常见ADC类型（按速度排序）
| 类型 |
速度 |
特点 |
| 并联比较型 |
🏆最快(几十ns) |
硬件复杂，n位需2ⁿ-1个比较器 |
| 逐次渐近型 |
⚡较快(几十μs) |
速度/精度折中，应用最广 |
| 双积分型 |
🐢最慢(几十ms) |
抗干扰强，精度高，但速度慢 |
逐次渐近型ADC原理
- 从MSB到LSB逐位比较
- 每次比较确定一位是1还是0
- n位ADC需 (n+2) 个CP周期
双积分型ADC特点
- 两次积分：先对输入积分T₁固定时间，再对基准反向积分
- 结果与R、C参数无关 ✅
- 抗干扰能力强 ✅
- 转换速度慢 ❌
ADC主要技术指标
- 分辨率：满量程/2ⁿ（如10位、5V →
分辨率≈4.88mV）
- 转换速度：并联型(几十ns) > 逐次渐近型(几十μs)
> 双积分型(几十ms)
📖 第9章 脉冲信号的产生与整形
一、555定时器（重点 ⭐⭐）
名称由来：内部3个5kΩ电阻分压
引脚功能： | 引脚 | 名称 | 功能 | |:—:|:—|:—| | 1 |
GND | 接地 | | 2 | TR（触发） | 低电平触发，<1/3Vcc时使输出=1 | | 3 |
OUT | 输出端 | | 4 | RST（复位） | 低电平复位 | | 5 | CO（控制电压） |
外接控制电压，调节阈值(不接时串0.01μF) | | 6 | TH（阈值） |
高电平触发，>2/3Vcc时使输出=0 | | 7 | DIS（放电） |
放电端，输出为0时接地 | | 8 | VCC | 电源 |
功能表：
| TH(6脚) |
TR(2脚) |
RST(4脚) |
OUT(3脚) |
DIS(7脚) |
| × |
× |
0 |
0 |
接地 |
| >2/3Vcc |
>1/3Vcc |
1 |
0 |
接地 |
| <2/3Vcc |
<1/3Vcc |
1 |
1 |
开路 |
| <2/3Vcc |
>1/3Vcc |
1 |
保持 |
保持 |
二、555定时器的三种应用（高频考点
⭐⭐）
🔹 施密特触发器
接法：TR(2)和TH(6)短接作为输入端
特点： - 两个阈值：UT+ = 2/3Vcc，UT- = 1/3Vcc -
回差电压：ΔUT = UT+ - UT- = 1/3Vcc - 可调回差：通过5脚外接电压
应用： 1. 波形变换：正弦波→矩形波
2. 脉冲整形：将边沿变差的脉冲整形 3.
脉冲鉴幅：选出幅度大于UT+的脉冲
🔹 单稳态触发器
接法：TR(2)作为触发输入，外部R、C定时
工作过程： - 稳态：OUT=0，DIS接地 -
触发：TR<1/3Vcc → OUT跳高，DIS开路，C充电 -
暂稳态结束：UC达到2/3Vcc → OUT跳低，DIS接地，C放电 -
输出脉宽：tw ≈ 1.1·R·C（与R、C有关，与触发无关）
应用：脉冲整形、定时、延时
🔹 多谐振荡器（自激振荡，无稳态）
接法：TH(6)+TR(2)连C，DIS经R₂接C，VCC经(R₁+R₂)接C
工作过程： - 电容C交替充放电 -
UC在1/3~2/3Vcc之间来回变化 - OUT输出矩形波
周期公式： - t₁（充电）= 0.7·(R₁+R₂)·C（OUT=1） -
t₂（放电）= 0.7·R₂·C（OUT=0） - T = t₁+t₂ =
0.7·(R₁+2R₂)·C - 占空比 q = t₁/T =
(R₁+R₂)/(R₁+2R₂)
✅
记忆口诀：充电(R₁+R₂)，放电R₂，周期0.7乘电阻和电容
三、施密特触发器的特性
- 滞后特性：上升阈值≠下降阈值，有回差ΔUT
- 正反馈：状态跳变快，边沿陡峭
- 反相/同相两种类型
四、单稳态触发器的特性
- 1个稳态 + 1个暂稳态
- 触发翻转，自动返回
- 脉冲宽度由RC决定，与触发无关
- 分可重复触发和不可重复触发两种
五、石英晶体多谐振荡器
- 频率稳定性高（10⁻⁶~10⁻⁸）
- 振荡频率仅取决于晶体谐振频率，与RC无关
- 用于对频率精度要求高的场合（如电子钟表）
📋 备考要点总结
必考知识点等级
⭐⭐⭐ 高频考点（必须掌握） -
555定时器三种电路（施密特/单稳态/多谐）的结构、波形、参数计算 -
计数器设计（同步/异步、N进制） - 组合逻辑电路分析与设计 -
触发器特性方程及转换 - 时序电路分析与状态图
⭐⭐ 中等频率 - 数制转换 - 卡诺图化简 -
编码器/译码器/数据选择器功能 - D/A和A/D转换器的类型比较 -
存储器容量扩展
⭐ 了解即可 - 基本概念（模拟量/数字量） -
各种代码（BCD/Gray/ASCII） - ROM实现逻辑函数的原理
常见计算题
- 单稳态触发器 tw = 1.1·R·C 求脉宽
- 多谐振荡器 T = 0.7·(R₁+2R₂)·C 求周期/频率
- DAC输出 u₀ = -(Uref·D)/2ⁿ
- ADC分辨率 = 满量程/2ⁿ
- 触发器特性方程代入计算次态
- 计数器清零/置数法构成N进制
📌
以上为课件知识点整理，建议结合课本习题和往年试题练习巩固。祝考试顺利！🎯